2025年第三十届亚洲及南太平洋设计自动化会议（ASP-DAC 2025）ICFP

仅收录五年以上有检索的国际会议

平台仅发布5年以上有检索的会议
保障会议真实有效

检索类型	EI Compendex,Scopus	邮箱	aspdac2025@aspdac.com
会议状态	会议结束	网站	https://www.aspdac.com/
主办单位	ACM SIGDA、IEEE Circuits & Systems Society、IEEE Council on Electronic Design Automation、IEICE ESS、IPSJ SLDM

会议邮箱	aspdac2025@aspdac.com
会议状态	会议结束
会议形式	线下会议
网址	https://www.aspdac.com/
转发分享

会议简介重要信息征稿主题主讲嘉宾会议投稿联系方式

会议简介 Brief Introduction01

ASP-DAC 是亚洲及南太平洋地区规模最大的电子设计自动化 (EDA) 会议，面向超大规模集成电路 (VLSI) 和系统。ASP-DAC 始于 1995 年，2025 年是第 30 届。ASP-DAC 2025 为您提供绝佳机会，通过技术论文和教程，了解大规模集成电路 (LSI) 设计和设计自动化领域的最新技术和未来发展方向。ASP-DAC 还举办设计师论坛，为设计师提供最新设计的演示。

重要信息 Highlights02

1.出版与检索情况

出版平台：

正式论文集于 2025 年 3 月 4 日发布，ISBN: 979‑8‑4007‑0635‑6

收录于 ACM Digital Library，并具 DOI 编号

元数据索引：
DBLP 会在会后发布 conf/aspdac/2025 条目，含论文标题、作者、DOI、BibTeX

核心学术数据库收录：
广泛收录于 Scopus、Ei Compendex、Web of Science (CPCI)同时在 Google Scholar 和 Semantic Scholar 上可检索全文、摘要及引用统计

2.组委会：

大会主席
Tsung-Yi Ho，香港中文大学

前任主席
Yuichi Nakamura，日本电气公司（NEC）

大会秘书
Bei Yu，香港中文大学

大会顾问
Martin Wong，香港浸会大学
Tim Cheng，香港科技大学

技术程序委员会主席
Takashi Sato，京都大学

技术程序委员会副主席
Seokhyeong Kang，浦项科技大学

技术程序委员会秘书
Hiromitsu Awano，京都大学

教程联合主席
Evangeline F.Y. Young，香港中文大学
Jinwei Liu，香港浸会大学

设计竞赛主席
Fengbin Tu，香港科技大学

设计师论坛联合主席
Qiang Xu，香港中文大学

财务主席
Ming-Chang Yang，香港中文大学

出版主席
Nan Guan，香港城市大学

宣传主席
Ngai Wong，香港大学

展览主席
Jiang Xu，香港科技大学

学生研究论坛主席
Zhiyao Xie，香港科技大学

秘书处
Sophie Guan，PCO Works
Joyce Zhong，PCO Works

征稿主题 Call for Paper03

1 系统级建模和设计方法：
1.1. 硬件/软件协同设计、协同仿真和协同验证
1.2. 系统级设计探索、综合和优化
1.3. 系统级形式验证
1.4. 系统级建模、仿真和验证
1.5. 片上网络和基于 NoC 的系统设计

2 嵌入式、信息物理（CPS）、物联网系统和软件：
2.1. 多核和多核 SoC 架构
2.2. 基于 IP/平台的 SoC 设计
2.3. 可靠的架构
2.4. 信息物理系统与物联网
2.5. 内核、中间件和虚拟机
2.6. 编译器和工具链
2.7. 实时系统
2.8 异构计算平台的资源分配
2.9. 存储软件及应用
2.10. 人机界面

3 内存架构和近内存/内存计算：
3.1. 存储系统和内存架构
3.2. 片上存储器架构与管理：暂存器、编译器、受控存储器等。
3.3. 新兴内存技术的内存/存储层次结构和管理
3.4. 近内存和内存计算

4 种人工智能（AI）工具和设计方法：
4.1. 片上学习的设计方法
4.2. 用于 EDA 的深度神经网络
4.3. 用于电路设计和 EDA 的大型语言模型（LLM）
4.4. 边缘 AI 和 TinyML 的工具和设计方法
4.5. 高效的机器学习训练和推理

5. 人工智能的硬件系统和架构：
5.1. 深度神经网络的硬件、设备、架构和系统级设计
5.2. 大型语言模型的硬件加速
5.3. 神经网络加速协同设计技术
5.4. 新型可重构架构，包括用于 AI/ML 的 FPGA

6 光子/射频/模拟混合信号设计：
6.1. 模拟/混合信号/射频合成
6.2. 模拟布局、验证和仿真技术
6.3 电路高频电磁仿真
6.4. 混合信号设计考虑
6.5. 利用光子学进行通信和计算

7 近似、仿生和神经形态计算：
7.1. 近似、超维和随机计算的电路和系统技术
7.2. 神经形态计算
7.3. 近似和随机系统的 CAD
7.4. 仿生和神经形态系统的 CAD

8 高级、行为和逻辑综合与优化：
8.1. 高级/行为综合工具和方法
8.2 组合、时序和异步逻辑综合
8.3. 深度神经网络的合成
8.4. 技术映射、资源调度、分配和综合
8.5. 功能、逻辑和时序 ECO（工程变更单）
8.6 逻辑综合与物理设计的相互作用

9 物理设计和时序分析：
9.1. 布局规划、分区、布局和布线优化
9.2. 互连规划与综合
9.3. 时钟网络综合
9.4. 后布局和后硅优化
9.5. 封装/PCB/3D-IC 布局和布线
9.6. 提取、TSV 和封装建模
9.7. 确定性/统计时序分析和优化

10 可制造性/可靠性和低功耗设计：
10.1. 光罩增强、光刻相关设计和优化
10.2. 制造差异下的弹性
10.3 可制造性、产量和缺陷容限设计
10.4 可靠性、稳健性、老化和软错误分析
10.5. 功率建模、分析和仿真
10.6. 电路和系统级低功耗设计和优化
10.7. 热感知设计和动态热管理
10.8. 能量收集和电池管理
10.9 信号/电源完整性、电磁建模和分析

11 测试、验证、模拟和确认：
11.1. ATPG、BIST 和 DFT
11.2. 系统测试及 3D IC 测试、在线测试及容错
11.3. 内存测试与修复
11.4. RTL 和门级建模、仿真和验证
11.5. 电路级形式验证
11.6. 器件/电路级仿真工具和方法

12 硬件和嵌入式安全：
12.1. 基于硬件的安全性
12.2. 硬件木马的检测与预防
12.3. 侧信道攻击、故障攻击及对策
12.4. 安全设计和 CAD
12.5. 信息物理系统安全
12.6. 纳米电子安全
12.7. 供应链安全和防伪
12.8. LLM/AI/ML 的安全/隐私

13种新兴设备、技术和应用：
13.1. 量子和伊辛计算的 EDA 和电路设计
13.2. 纳米技术、微机电系统
13.3 生物医学、生物芯片和生物数据处理
13.4. 边缘、雾和云计算
13.5. 储能/智能电网/智能建筑设计和优化
13.6. 汽车系统设计与优化
13.7. 新型晶体管/器件及工艺技术：自旋电子、相变、单电子、二维材料等

主讲嘉宾 Keynote speaker 04

Abu Sebastian · IBM 欧洲研究院 – 苏黎世
Abu Sebastian博士是 IBM 苏黎世研究院的杰出科学家和技术经理。他是 IBM 下一代人工智能硬件研究团队的技术负责人之一，并管理 IBM 苏黎世研究院的内存计算小组。他在同行评审期刊/会议论文集上发表了 200 多篇论文，并拥有 90 多项美国专利。2015 年，他荣获欧洲研究理事会（ERC）整合基金资助，2020 年，他荣获 ERC 概念验证基金资助。他曾是 IBM 首席发明家，并分别于 2018 年和 2020 年被评为首席研究员和杰出研究员。2019 年，他因其在“认知计算相变材料”领域的贡献而荣获奥夫辛斯基讲座奖。2023 年，他被牛津大学授予材料学客座教授称号。他是一位杰出讲师和 IEEE 会士。
Dr. Kazunari Ishimaru · 日本 Rapidus 公司
Dr. Kazunari Ishimaru于 1988 年加入东芝半导体器件工程研究所，从事先进 SRAM/逻辑技术的开发。1997 年至 1998 年，他担任加州大学伯克利分校的客座工业研究员。2006 年，他被调至东芝美国电子元件公司担任研究副总裁，并作为东芝的项目负责人与 IBM 合作，领导了 32 纳米至 20 纳米 CMOS 平台技术的开发。2010 年回国后，他担任大分工厂逻辑产品制造的高级经理。 2013 年，他加入东芝半导体公司半导体研究与开发中心，担任先进存储器技术开发部高级经理。2022 年，他成为铠侠株式会社存储器技术研发研究所所长，并于 2023 年 4 月加入 Rapidus 株式会社。他于 2011 年担任 IEDM 总主席。他还于 2014 年至 2018 年担任 IMEC 的科学顾问委员会成员。他于 2014 年晋升为 IEEE 会士
Jason Cong · 加州大学洛杉矶分校计算机科学系
Jason Cong是加州大学洛杉矶分校计算机科学系沃尔格瑙工程卓越讲座教授（曾任系主任），并受电子与计算机工程系聘任。他是领域专用计算中心（CDSC）主任，以及超大规模集成电路（VLSI）架构、综合与技术（VAST）实验室主任。丛博士的研究兴趣包括可定制计算的新型架构与编译、超大规模集成电路（VLSI）电路与系统的综合以及量子计算。他在这些领域已发表 500 多篇论文，其中包括 18 篇最佳论文奖，以及 4 篇论文入选 FPGA 和可重构计算名人堂。他与他的学生共同创立了 AutoESL，该公司开发了目前应用最广泛的 FPGA 高级综合工具（赛灵思收购后更名为 Vivado HLS 和 Vitis HLS）。他是美国国家工程院院士、美国艺术与科学学院院士，也是 ACM、IEEE 和美国国家发明家学院的院士。他曾获得 SIA 大学研究奖、EDAA 成就奖、IEEE Robert N. Noyce 奖章（表彰其“对电子设计自动化和 FPGA 设计方法的基础性贡献”），以及最近的 Phil Kaufman 奖（表彰其“对 FPGA 设计自动化技术从电路到系统级的持续基础性贡献，对工业产生了广泛的影响”）。

会议投稿 Conference submission 05

论文提交：
摘要提交截止日期： 2024 年 7 月 5 日（星期五）下午 5 点 AOE（地球上的任何地方）
PDF 上传截止日期： 2024 年 7 月 12 日（星期五）下午 5 点 AOE（地球上的任何地方）
公布录用稿件编号： 2024 年 9 月 2 日（星期一）
录取通知： 2024 年 9 月 4 日（周三） 2024 年 9 月 8 日（周日）
最终版本截止日期：2024 年 11 月 1 日（星期五）下午 5 点 AOE（地球上的任何地方）

有关提交的详细说明，请参阅“作者指南”：
https://www.aspdac.com/aspdac2025/author

论文提交网站：
https://tsys.jp/aspdac/cgi/submit.cgi

小组讨论、特别会议和教程：
欢迎提出建议和提案，请于 2024 年 9 月 9 日（星期一）之前将建议和提案发送至 aspdac2025-ss [at] aspdac.com（用于特别会议和小组讨论）或 aspdac2025-tutorial [at] aspdac.com（用于教程）。