2025年第 30 届 IEEE/ACM 低功耗电子与设计国际研讨会（ISLPED 2025）ICFP

仅收录五年以上有检索的国际会议

平台仅发布5年以上有检索的会议
保障会议真实有效

检索类型	EI Compendex,Scopus	邮箱	kdev@nvidia.com
会议状态	征稿结束	网站	https://www.islped.org/2025
主办单位	IEEE Circuits and Systems Society (IEEE CAS) 、ACM SIGMICRO

会议邮箱	kdev@nvidia.com
会议状态	征稿结束
会议形式	线下会议
网址	https://www.islped.org/2025
转发分享

会议简介重要信息征稿主题主讲嘉宾会议投稿联系方式

会议简介 Brief Introduction01

国际低功耗电子与设计研讨会 (ISLPED) 是展示低功耗电子与设计各个方面创新研究的首要论坛，涵盖工艺技术和模拟/数字电路、模拟和综合工具、系统级设计和优化，以及系统软件和应用。

重要信息 Highlights02

1.检索与出版情况

出版平台

所有录用论文通过 IEEE CPS 出版，并收录于 IEEE Xplore，包含 DOI 与 PDF

同时，会议论文也收录至 ACM Digital Library（部分论文由 ACM 联合出版）。

索引收录

DBLP 会更新 conf/islped/2025 条目，包含标题、作者、DOI、BibTeX 等关键信息

会议论文通常被 Scopus、Ei Compendex、Web of Science (CPCI) 全面收录。

可通过 Google Scholar 与 Semantic Scholar 检索摘要、引用统计与开放访问链接。

2.组委会

大会联合主席
Kapil Dev，Nvidia
Jerald Yoo，首尔国立大学，韩国

技术程序联合主席
Younghyun Kim，普渡大学，美国
Srividhya Venkataraman，AMD，美国

财务主席
Mehdi Kamal，南加州大学，美国

网站联合主席
Ganapati Bhat，华盛顿州立大学，美国
Meron Zerihun Demissie，密歇根大学，美国

出版主席
Xue Lin，东北大学，美国

设计竞赛联合主席
Rajesh Kedia，印度理工学院海得拉巴分校（IITH），印度
Arnab Raha，英特尔，美国

宣传联合主席
Kshitij Bhardwaj，劳伦斯利物莫国家实验室（LLNL），美国
Jinho Lee，首尔国立大学，韩国
Alessio Burrello，都灵理工大学，意大利

注册主席
Ganapati Bhat，华盛顿州立大学，美国

工业联络
Adam Teman，巴伊兰大学，以色列
Amlan Ganguly，罗切斯特理工学院，美国
Renu Mehra，新思科技（Synopsys），美国

女性科技联合主席
Priya Panda，耶鲁大学，美国
Kathy Hoover，AMD，美国

征稿主题 Call for Paper03

方向1.技术、电路和架构
1.1.技术和电路用于设备、互连、逻辑、存储器、2.5/3D、冷却、收集、传感器、光学可打印、生物医学、电池和替代能源存储设备的低功耗技术，以及非布尔和量子/量子启发计算模型的技术推动者。用于逻辑、存储器、可靠性、产量、时钟弹性的低功耗电路；用于无线、RF、MEMS、ADC/DAC、I/O、PLLS/DLLS、DC-DC转换器的低功耗模拟/混合信号电路；用于新兴应用（例如神经形态、生物医学、体外传感和自主）的节能电路；使用新兴技术的电路；低温电路、低功耗的DTCO；组合优化器（激光机器）。基于AI/ML的电路优化；面向节能应用的电路架构。
1.2.逻辑与架构：面向SoC设计、处理器核心（计算、图形和其他专用核心）、缓存、内存、算术/信号处理、加密、可变性、异步设计和非传统计算的低功耗逻辑和微架构。低功耗系统技术协同优化 (STCO)。人工智能/机器学习辅助逻辑优化和架构探索。面向人工智能的节能架构。

方向2.EDA、系统和软件
2.1.CAD 工具与方法
面向低功耗和热感知设计（模拟/数字）的 CAD 工具、方法和基于人工智能/机器学习的方法。用于加速低功耗模块设计收敛的人工智能/机器学习。功耗估算、优化、可靠性和变化对各个设计抽象层面的功耗优化的影响：物理、电路、门电路、寄存器传输、行为和算法。
2.2. 系统与平台低功耗、功耗感知和热感知系统设计，包括数据中心、SoC、嵌入式系统、物联网 (loT)、可穿戴计算、体域网络、无线传感器网络以及可靠性和可变性导致的系统级功耗影响，基于人工智能/机器学习的解决方案和脑启发计算在功耗感知系统和平台设计中的应用。
2.3. 软件与应用
节能、功耗/热感知的软件和应用设计，包括通过软硬件协同设计进行调度和管理功耗优化，以及新兴的低功耗人工智能/机器学习应用。

方向3. 交叉主题
3.1.人工智能/机器学习硬件与系统：低功耗人工智能/机器学习硬件技术，包括近似值、应用驱动优化、节能加速和神经形态计算；用于生成式人工智能应用的节能硬件和系统（法学硕士、扩散模型）
3.2.新兴和下一代计算：节能内存/近内存/存储计算；量子计算；模拟/混合信号计算；光学计算；仿生计算
3.3.硬件与系统安全：低功耗硬件安全原语（PUF、TRNG、加密/后量子加密加速器）；纳米电子安全、供应链安全、物联网安全和人工智能/机器学习安全；机密计算；节能的系统安全方法。

方向4.工业设计轨道本轨道征集论文以加强学术研究界与工业界之间的互动。工业设计轨道论文的提交截止日期与常规论文相同，并且应关注类似的主题，但有望通过关注挑战、解决方案和实施工业规模设计时获得的经验教训，为学术研究提供补充视角。

主讲嘉宾 Keynote speaker 04

Brucek Khailany · 美国 NVIDIA 公司加速器和 VLSI 研究组高级总监
Brucek Khailany 于 2009 年加入 NVIDIA，担任加速器和 VLSI 研究组高级总监。他领导的研究项目涵盖节能 AI 加速器、创新 VLSI 设计方法、机器学习 (ML) 和 GPU 辅助 EDA 以及量子计算。在 NVIDIA 工作的 15 年多时间里，他为计算机架构和 VLSI 设计领域的众多研究和产品项目做出了贡献。加入 NVIDIA 之前，Khailany 博士曾担任 Stream Processors, Inc. 的联合创始人兼首席架构师，领导并行处理器架构相关的研发工作。在斯坦福大学，他领导了 Imagine 处理器的 VLSI 实现，该处理器引入了流处理和分区寄存器组织的概念。他拥有斯坦福大学电子工程博士学位和密歇根大学电子与计算机工程学士学位。
Kenichi Okada · 日本东京科学研究所
Kenichi Okada 分别于 1998 年、2000 年和 2003 年在日本京都大学获得通信与计算机工程学士、硕士和博士学位。2000 年至 2003 年，他是京都大学日本学术振兴会的研究员。2003 年，他加入东京工业大学担任助理教授，目前是东京科学研究所电气与电子工程教授。他撰写或合作撰写了 500 多篇期刊和会议论文。他目前的研究兴趣包括用于 5G、WiGig、卫星和未来无线系统的 20/28/39/60/77/79/100/300GHz 的毫米波和太赫兹 CMOS 无线收发器，数字 PLL、可合成 PLL、原子钟和用于低功耗蓝牙和 sub-GHz 应用的超低功耗无线收发器。 Okada 教授是电气电子工程师学会 (IEEE)、电子信息通信工程师学会 (IEICE)、日本信息处理学会 (IPSJ) 和日本应用物理学会 (JSAP) 的成员。他曾获或共同获得多项奖项，包括 2004 年爱立信青年科学家奖、2006 年和 2011 年 A-SSCC 杰出设计奖、2011 年 ASP-DAC 特别专题奖和 2014 年和 2015 年最佳设计奖、2011 年文部科学省青年科学家奖、2014 年日本学术振兴会奖、2015 年末松康治奖、2017 年文部科学省科学技术奖、2017 年 RFIT 最佳论文奖、2018 年 IEICE 最佳论文奖、2019 年 RFIC 研讨会最佳学生论文奖、2019 年 IEICE 成就奖、2019 年 DOCOMO 移动科学奖、2020 年 IEEE/ACM ASP-DAC 多产作者奖、 2020 年获得 KDDI 基金会奖、2020 年 IEEE CICC 最佳论文奖、2023 年 IEEE ISSCC 作者认可奖等 50 余项国际国内奖项。他是 IEEE 会士，曾任 IEEE 国际固态电路会议（ISSCC）、VLSI 电路研讨会、欧洲固态电路会议（ESSCIRC）、射频集成电路研讨会（RFIC）、亚洲固态电路会议（A-SSCC）技术程序委员会委员，兼任 IEEE 固态电路期刊（JSSC）客座编辑和副编辑，IEEE 微波理论与技术学报（T-MTT）副编辑，IEEE 固态电路学会（SSCS）杰出讲师和 AdCom 委员。
Michaela Blott · 爱尔兰都柏林 AMD 研究小组高级研究员
Michaela Blott 博士是 AMD 研究院的高级研究员。她领导着一支由国际科学家组成的团队，致力于推动人工智能领域的突破性研究，涵盖机器人技术、计算机架构、模型优化以及绿色人工智能等领域。她拥有都柏林圣三一学院的博士学位和德国凯泽斯劳滕大学的硕士学位，并在研究机构（苏黎世联邦理工学院和贝尔实验室）和开发组织拥有超过 25 年的前沿人工智能、计算机架构和先进 FPGA 设计经验。她积极参与研究界，担任众多欧盟项目和研究中心的行业顾问，并在技术项目委员会任职，其在该领域的贡献也因多次荣获科技女性奖而得到认可。

会议投稿 Conference submission 05

1.重要日期

会议日期： 2025年8月6日至8日
摘要提交： 2025 年 3 月 10 日
全文截止日期： 2025 年 3 月 20 日
特邀演讲、小组讨论：2025年4月7日
设计竞赛截止日期： 2025 年 5 月 26 日（AoE）
录取通知：2025年5月19日
定稿日期：2025年6月16日

2.投稿要求

投稿（未在其他期刊、会议、研讨会或工作坊发表/接受/正在评审）应为不超过6页的全文论文（PDF格式，双栏，美国信纸大小，使用https://wwwieee.org/conferences/publishing/templates.html提供的lEEEEConference格式），包含所有插图、表格和不超过250字的摘要，另加1页参考文献。
被接受的论文将提交至lEEE Xplore数字图书馆和ACM数字图书馆。ISLPED'25将根据审稿人和评审小组的评分，颁发三项最佳论文奖。入选论文将被邀请提交扩展版本，发表在《lEEE Transactions on Very Large Scale Integration》上。